Cortex-A12架构：缩小版Cortex-A15

    Cortex-A12是Cortex-A9的继任者，但是这两者却没有任何的继承关系，Cortex-A12采用的是与Cortex-A9截然不同的设计。从架构本身而言，Cortex-A12更像Cortex-A15的缩小版，最为显著的一点就是Cortex-A12采用与Cortex-A15一样的乱序执行架构。

Cortex-A9核心架构

Cortex-A12核心架构

Mali-T622 GPU架构

    乱序执行是相对于顺序执行而言的。顺序执行是让一个线程中的各个指令根据其原有顺序逐一执行，这样芯片内部就完全无需加入用于指令分析和运算结果合成的逻辑。顺序执行架构最怕遇到的情况就是执行一条高延迟的指令时所需要的数据迟迟未被送到缓存中来，这时执行单元就必须一直处于空闲等待的状态中，这会大大降低效率。而所谓乱序执行技术就是允许指令按照不同于程序中指定的顺序发送给执行部件的一套方法，通过把不能立刻执行的指令搁置在一边而把能立刻执行的后续指令提前处理，这样可以提高执行效率。在乱序执行这种结构下，CPU可以更灵活地安排指令，不必因为等待读取内存信息而浪费时间，而代价则是核心功耗和尺寸的增加。Cortex-A12的核心完全是乱序执行架构，最立竿见影的效果就是性能的提升。

    除此之外， Cortex-A12的管线整数运算流水级达到了12级，比起Cortex-A9的9级长，相应的频率也会更高。再加上Cortex-A12改进了管线整数运算流水级每级之间的电路功耗，使得在分支预测失误时，损失的命令数也减少了，所以整体性能也得到了明显的提升。工艺上，Cortex-A12最初会使用TSMC 28nm HPM工艺，之后会升级为20nm工艺，因此在Cortex-A12芯片大小、功耗上面都比会采用 40nm 制程的 Cortex-A9 来得更好。

    Cortex-A12的指令集仍然与Cortex-A15差不多，主要为ARMv7A指令集支持，以及40-bit寻址空间和大物理地址扩展等。同时，Cortex-A12的指令宽度从Cortex-A9的64bit大幅度提升到128bit，指令分派方面可以支持8条指令分派，相比之下Cortex-A9只能支持4条。指令效率方面，由于Cortex-A9的分派端口比较少，可能出现浮点指令拥堵的情况。Cortex-A12为浮点处理器和协处理器单元分别设置了指令分派单元，因此这方面的效率也会有比较明显的提高。不过Cortex-A12依然为双指令解码，而Cortex-A15为三指令解码。即便如此，根据ARM的官方数据，Cortex-A12的单线程性能要比A9有40%的提升。

    此外，ARM 还对 Cortex-A12 处理器进行了特别的设计，使其能够与高性能、低功耗的 ARM CoreLink系统 IP 系列辅助组件高效协作。为轻松实现 1080p 编码/解码的 1080p 30 帧图形输出，该系统还配备了支持 OpenGL/ES 3.0 的 Mali-T622 图形处理器 和 Mali-V500 视频加速器。CoreLink CCI-400 高速缓存一致性互联提供了带 Mali 的 I/O 一致性通道，从而为任务的减负和加速增添了一系列令人兴奋的可能性。